JEDEC JESD51-8-1999
Umgebungsbedingungen für das thermische Testverfahren für integrierte Schaltkreise – Verbindung zur Platine
Start
JEDEC JESD51-8-1999
Standard-Nr.
JEDEC JESD51-8-1999
Erscheinungsdatum
1999
Organisation
(U.S.) Joint Electron Device Engineering Council Soild State Technology Association
© 2024 Alle Rechte vorbehalten.